RISC-V ISA / Почему константы так странно кодируются?

@Max Dark · Регистрация: 09.10.2013

Студворк — интернет-сервис помощи студентам

Изучаю архитектуру RISC-V и постоянно возникает вопрос: что ж так все запутано?

Если декодирование представить шлейфом из проводов:

RISC-V ISA / Почему константы так странно кодируются?

то на фотке, еще норм =\

Кодом приходится "шлейфы перекручивать"

Code
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
// 26.4 Control Transfer Instructions
 
// j/jal
function sign_ext_t get_jump(code_t code);
    get_jump[31:12] = { 32 - 12 { code[12] } };
    get_jump[11:11] = code[12:12];
    get_jump[10:10] = code[ 8: 8];
    get_jump[  9:8] = code[10: 9];
    get_jump[  7:7] = code[ 6: 6];
    get_jump[  6:6] = code[ 7: 7];
    get_jump[  5:5] = code[ 2: 2];
    get_jump[  4:4] = code[11:11];
    get_jump[  3:1] = code[ 5: 3];
    get_jump[  0:0] = 0;
endfunction
 
// beqz/bnez
function sign_ext_t get_branch(code_t code);
    get_branch[31:9] = { 32 - 9 { code[12] } };
    get_branch[ 8:8] = code[12:12];
    get_branch[ 7:6] = code[ 6: 5];
    get_branch[ 5:5] = code[ 2: 2];
    get_branch[ 4:3] = code[11:10];
    get_branch[ 2:1] = code[ 4: 3];
    get_branch[ 0:0] = 0;
endfunction

В инструкции константы "чуднО" кодируются...
Бит тут, бит там...

Какой в этом смысл?

@i8085 · 27.12.2024, 14:12

Сообщение от Max Dark

Какой в этом смысл?

Пожалуйтесь авторам.

@COKPOWEHEU · 27.12.2024, 22:22

Я, конечно, никогда risc-v ядра не разрабатывал. Но, раз уж там решили сделать именно такое кодирование и задокументировали на уровне стандарта, видимо, в реальных железках это имеет смысл (а для некоторых случаев смысл даже поясняется в документации). Ну там при декодировании произвольной команды можно сразу выковырять все аргументы. Например:

The only difference between the S and B formats is that the 12-bit immediate field is used to encode branch offsets in multiples of 2 in the B format. Instead of shifting all bits in the instruction-encoded immediate left by one in hardware as is conventionally done, the middle bits (imm[10:1]) and sign bit stay in fixed positions, while the lowest bit in S format (inst[7]) encodes a high-order bit in B format.

Биты 1-4 и 5-10 и для B- и для S- команд на одних и тех же местах. А 31-й бит - всегда бит знака.

Добавлено через 2 минуты

Сообщение от Max Dark

Миниатюры

P.S. вглядываться с микроскопом во всякие скриншоты я, разумеется, не буду.

@Grey · 31.12.2024, 02:35

Всё там нормально кодируется.
По битам 0-1 сразу видно, 16 битная инструкция или 32 битная.
И биты под регистры нормально выделены.
Перепутаны только биты в инструкциях с константами. Где место было, туда биты и вставили.

Добавлено через 4 минуты
Да и не требуется никому особо кодировка. Я раза три всего вручную пытался раскодировать. Ассемблер и дизассемблер сами с кодировкой хорошо справляются.

@COKPOWEHEU · 31.12.2024, 09:45

Сообщение от Grey

Да и не требуется никому особо кодировка.

ТС, похоже, ядро RISC-V пишет на ПЛИС.

Сообщение от Grey

Перепутаны только биты в инструкциях с константами.

Да нет. Что в I, что в U все по порядку. Разделено на два в S, но там понятно для чего сделано: чтобы регистры оставались на тех же местах. И в SB, UJ разбиты странным образом. Но там очевидно заботились о какой-то оптимизации. Ну там чтобы знаковый бит всегда был 31-м, чтобы большинство остальных битов оставалось на тех же позициях.

@Aledveu · 31.12.2024, 10:38

Пишет ядро в качестве упражнения?
Эти ядра уже давно доступы.
Или что-то новое?

@Grey · 31.12.2024, 11:21

Тогда стоит упомянуть и порядок байт Little Endian. Как раз для чтения битов 0-1.

@Max Dark · 31.12.2024, 17:40 **[ТС]**

Сообщение от Aledveu

Пишет ядро в качестве упражнения?

Угу. Очень упрощенное.
Разминка для мозга - совсем не похоже на "обычное" программирование.

Добавлено через 23 минуты

Сообщение от COKPOWEHEU

Да нет. Что в I, что в U все по порядку.

Для 32-хбитных инструкций - смещения в B/J-Type
Для "сжатых"(16 бит) - там вот в кодировке констант полная чехарда...

Добавлено через 1 час 13 минут

Не по теме:

Сообщение от Max Dark

совсем не похоже на "обычное" программирование.

У меня видимо "ООП головного мозга" - привык объединять данные и операции над ними.
Даже на ассемблере можно подобный подход использовать.

На известных мне ЯП для FPGA это не применимо.

@Aledveu · 31.12.2024, 17:59

это потому что не надо думать в концепцциях ООП.
ООП - Это всего лишь один из многих способов, которым хорошо пользоваться только для решения определённых задач.
А verilog/hdl очень хорошо выкручивают мозг в другую сторону. Поначалу больно, но потом нормально.
я бы сказал что как упражнение писать ядро risc-v это перебор особенно если писать аппаратуру ещё тяжело.

@Max Dark · 31.12.2024, 18:15 **[ТС]**

Не по теме:

Сообщение от Aledveu

как упражнение писать ядро risc-v это перебор

Есть затруднения в реализации операций с памятью(чтение/запись), остальное (на первый взгляд) выглядит просто.
ИМХО, сложнее всякие контроллеры периферии описывать(SPI / I2C / etc)

В общем по теме: можно принять за ответ "так исторически сложилось".

@COKPOWEHEU · 31.12.2024, 19:50

Сообщение от Max Dark

Для "сжатых"(16 бит) - там вот в кодировке констант полная чехарда...

А вы хотите сразу поддерживать расширение С, не реализовав базовую I или E?

Сообщение от Max Dark

У меня видимо "ООП головного мозга" - привык объединять данные и операции над ними.

А в железе, похоже, не так. Отдельно декодируются данные (одновременно в нескольких вариантах), отдельно инструкции, потом из 100500 вариантов декодирования используется всего один.

Сообщение от Max Dark

Угу. Очень упрощенное.
Разминка для мозга - совсем не похоже на "обычное" программирование.

Почти завидую. Но прежде, чем лезть в ПЛИС, мне бы с обычными контроллерами что-то полезное сделать...

Сообщение от Max Dark

Есть затруднения в реализации операций с памятью

А условные/безусловные переходы?

Сообщение от Max Dark

В общем по теме: можно принять за ответ "так исторически сложилось".

Не сказал бы. Как раз в RISC-V над кодированием долго и специально думали. Тут нет такого дикого легаси, как в каком-нибудь x86ю

@Max Dark · 31.12.2024, 21:11 **[ТС]**

COKPOWEHEU, так скажем: FPGA - текущее увлечение.

* Архитектура RISC-V была выбрана по причине открытости + под неё уже есть компиляторы.
* про поддержку инструкций: хз. может и не нужно это сжатие...
* Переходы - это комбинация вычислений адреса с последующим чтением из памяти.
* ИМХО, для "железа" нет разницы(почти), какой бит где, но описывать это - тот еще геморрой.

Не по теме:

С Наступающим)

Добавлено через 55 минут

Не по теме:

Сообщение от COKPOWEHEU

А в железе, похоже, не так.

Что то вспомнилось, как я на транзисторах "программировал" - вернее на микросхемах 155-й серии.
Собрал универсальный блок с сигналами "начать работу"/"занят"/"завершено"...
До реализации так и не дошло.
Все схемы остались только в блокноте, а блокнот утерян...

@COKPOWEHEU · 31.12.2024, 21:37

Сообщение от Max Dark

про поддержку инструкций: хз. может и не нужно это сжатие...

Ну, я бы начал с минимально рабочей версии. Может, даже не I, а E - с меньшим количеством регистров и инструкций. А там уж в какую сторону потянет. Может, навешивать расширения, может конвейер, предсказания переходов, кеш и прочие оптимизации.

Сообщение от Max Dark

Переходы - это комбинация вычислений адреса с последующим чтением из памяти.

Отдельное веселье будет с конвейером, когда три инструкции уже загружены и почти выполнены, а тут выяснятся, что был переход, и надо их игнорировать.

Сообщение от Max Dark

ИМХО, для "железа" нет разницы(почти), какой бит где, но описывать это - тот еще геморрой.

Для тех же U/J инструкций не приходится делать операцию сдвига - тоже экономия на транзисторах. Зачем-то же эти варианты разделили, при том, что кодирующие биты одни и те же.

@Max Dark · 31.12.2024, 21:54 **[ТС]**

Сообщение от COKPOWEHEU

Ну, я бы начал с минимально рабочей версии.

Для минимальной версии у меня VM есть.

Сообщение от COKPOWEHEU

Может, даже не I, а E

Между I/E разница в количестве регистров - не особо принципиально.
Там даже нет особой разницы 32, 64 или большая разрядность...
А вот сжатие инструкций - там способ расшифровки инструкций/констант от нее зависит.

Сообщение от COKPOWEHEU

не приходится делать операцию сдвига

лично я это представляю простым пересечением проводников - без всякой математики.

@COKPOWEHEU · 01.01.2025, 01:01

Сообщение от Max Dark

Между I/E разница в количестве регистров - не особо принципиально.

Мне казалось, в E и инструкций меньше. Но утверждать не возьмусь.

Сообщение от Max Dark

лично я это представляю простым пересечением проводников - без всякой математики.

Возможно. А возможно, решили упростить выходной мультиплексор, который подставляет регистр/память/imm. Тут могу только фантазировать.

Новые блоги и статьи Все статьи Все блоги /
Кэш REDIS и C# UnmanagedCoder 01.06.2025 Redis (Remote Dictionary Server) - это ультраскоростное хранилище данных в оперативной памяти, работающее по принципу "ключ-значение". Суть проста: данные хранятся не на диске, а прямо в RAM, что. . .	Lenovo IH110CX Rev 1.0 user manual Maks 01.06.2025	Размещения без повторений VistaSV30 31.05.2025 Код возвращает список вариантов размещений A^{k}_{n}=\frac{n!}{(n-k)!} from itertools import permutations def pwr(k, n): # Размещение без повторений (Placement without repetition) if k. . .	Redis и Node.js с TypeScript - решения для высоконагруженных систем Reangularity 31.05.2025 Redis (Remote Dictionary Server) — сверхбыстрое хранилище данных в памяти, способное обрабатывать операции за микросекунды. И что особенно важно для нас — с удивительно простым API. А теперь. . .	Unit-тестирование с моками в Go golander 31.05.2025 Большинство разработчиков предпочитают тестировать код без использования моков. Например, при интеграции с Elasticsearch логичнее запустить контейнер локально и тестировать Go-код непосредственно с. . .
Как работать с PDF в C# stackOverflow 31.05.2025 Нам приходится сталкиваться с PDF по разным причинам. Генерация счетов, создание отчетов, извлечение данных из загруженных пользователем документов, автоматизация рабочих процесов - это лишь верхушка. . .	Двухбуквенные коды стран в шифровании. russiannick 31.05.2025 Человечество издревле манила возможность замены сочетаний букв вымышленными символами, делающие сообщение понятным только для посвещенных. Настала пора внести в это свой вклад. Двухбуквенные коды. . .	Мой опыт в исправлении ошибки приложения Boinc в части заряда батареи смартфона. Programma_Boinc 31.05.2025 Мой опыт в исправлении ошибки приложения Boinc в части заряда батареи смартфона. Хотел бы поделиться опытом в исправлении ошибки приложения в части заряда батареи смартфона. Сразу скажу, что. . .	Добро пожаловать на конкурс PrimeGrid, посвященный 20-летию PrimeGrid Programma_Boinc 31.05.2025 Добро пожаловать на конкурс PrimeGrid, посвященный 20-летию PrimeGrid: 5-дневный обобщенный поиск простых чисел Ферма n = 20 с 12 июня 20:20 UTC по 17 июня 20:20 UTC. 12 июня 2005 года. . .	Вероятность в шансы / Шансы в вероятность VistaSV30 31.05.2025 # Шансы -> Вероятность def Chance_to_Probability(ch): def gcd(a, b): # НОД - нужен для упрощения значений шансов while b != 0: a, b = b, a % b return a. . .

@Grey Тутошний я 2147 / 1202 / 225 Регистрация: 03.11.2009 Сообщений: 4,423 Записей в блоге: 2
	31.12.2024, 02:35
	Всё там нормально кодируется. По битам 0-1 сразу видно, 16 битная инструкция или 32 битная. И биты под регистры нормально выделены. Перепутаны только биты в инструкциях с константами. Где место было, туда биты и вставили. Добавлено через 4 минуты Да и не требуется никому особо кодировка. Я раза три всего вручную пытался раскодировать. Ассемблер и дизассемблер сами с кодировкой хорошо справляются. 0

@Aledveu 259 / 189 / 29 Регистрация: 26.11.2022 Сообщений: 794
	31.12.2024, 10:38
	Пишет ядро в качестве упражнения? Эти ядра уже давно доступы. Или что-то новое? 0

@Grey Тутошний я 2147 / 1202 / 225 Регистрация: 03.11.2009 Сообщений: 4,423 Записей в блоге: 2
	31.12.2024, 11:21
	Тогда стоит упомянуть и порядок байт Little Endian. Как раз для чтения битов 0-1. 0

@Aledveu 259 / 189 / 29 Регистрация: 26.11.2022 Сообщений: 794
	31.12.2024, 17:59
	это потому что не надо думать в концепцциях ООП. ООП - Это всего лишь один из многих способов, которым хорошо пользоваться только для решения определённых задач. А verilog/hdl очень хорошо выкручивают мозг в другую сторону. Поначалу больно, но потом нормально. я бы сказал что как упражнение писать ядро risc-v это перебор особенно если писать аппаратуру ещё тяжело. 0